广告
广告
广告
广告
5G承载网芯片设计难点分析 半导体技术与5G需求成挑战
通信产业网|2019-10-09 19:14:09
作者:微电子研究院来源:中兴通讯

承载网作为重要的基础设施,涵盖的领域涉及接入网、汇聚网、骨干网,5G承载网包括接入、控制和转发三个功能平面,在5G大连接、高可靠性和低延时的应用场景下,网络的底层传送能力、业务开放能力变得更受关注。芯片为网络提供了底层基础能力,面临着诸多挑战,本文将重点介绍5G承载网络芯片的设计难点。

QQ截图20191009190942.jpg

5G承载网芯片的挑战分为两个维度。第一类挑战来自半导体技术的演进,包括:高速接口设计,大规模芯片设计,低功耗设计。另一类来自5G新需求,包括:网络切片、低延迟、大连接数。下面逐个展开描述。

QQ截图20191009191005.jpg

高速SerDes接口设计

由于SerDes具有优越的抗干扰能力,已经成为芯片高速接口的主要解决方案,但随着速率不断提高,SerDes设计变得越来越复杂,主要体现在以下几个方面:

1)PAM4要实现同样的信号传输能力,PAM4信号的符号速率只需要达到NRZ信号的一半。但随之带来的问题是多个符号判决使PAM4对幅度噪声比NRZ更敏感。

2)随着频率的提升,数据位宽的增加,在多个通道的紧邻数据传输场景下,串扰风险显著增加。

3)随机抖动 、幅度噪声、信号反射等在高速传输场景对性能的影响更加严重。

预计未来2~3年,112G SerDes将成为主流。采用DSP技术,利用DSP强大的信号处理能力增加均衡效果,采用Cable方案可降低传统PCB传输方案带来的损耗、串扰等方面的影响,提升系统能力。

大尺寸芯片设计

芯片的功能集成度越来越高,芯片尺寸越来越大,在高端的系统芯片领域,芯片尺寸通常超过700平方毫米,大尺寸的芯片设计复杂度极高。良率、时序收敛、信号/电源完整性是大尺寸芯片设计时需重点关注的三个因素。片内冗余设计、时钟优化、按功能分割、微架构优化、并行时序收敛、多芯片合封等技术在大尺寸芯片设计上是经常采用的方案。

QQ截图20191009191020.jpg

一些新兴的芯片技术不断推出,推动大尺寸芯片设计,例如:2.5D封装技术,对大尺寸芯片进行切分;采用高速片间互连方案,比如高速并行接口(类似HBM接口)、短距高速Serdes等,都能在极大提升芯片间的数据传输速率的同时,减小芯片面积。

低功耗设计

在高性能设计中,功耗已经成为关键指标。低功耗设计是一个系统问题,应贯穿于项目开发所有阶段,并且,低功耗设计在开发周期中进行的越早,功耗优化收益越显著。

在芯片系统设计阶段,架构、算法、IP的设计和选用要考虑低功耗的设计,常用的技术包括:MWS、DVFS、AVS、sleep等一系列功耗优化技术。

在芯片RTL设计/综合阶段,采用clock-gating技术、微架构优化技术,是在该阶段比较常用的功耗优化策略。

低功耗设计在后端物理实现阶段,需要借助先进工艺的物理特性,选用低功耗的底层逻辑单元库,优化floorplan设计,尽量减小连线长度,保证时序的前提下优化时钟树的结构控制,以此降低整体功耗。

QQ截图20191009191037.jpg

5G承载网芯片在架构层面的挑战

下图是典型网络处理器芯片为例进行阐述,该芯片由网络接口、包处理(PP)、流量管理(TM)、fabric接口、搜索引擎、报缓存、高速Memory等功能单元组成。大带宽、低时延、高可靠性等特性对各个功能单元的方案和设计均带来新的挑战。

QQ截图20191009191047.jpg

大带宽体现在高速接口、超高的芯片主频等方面,这在前面已经有所介绍。

低时延是5G承载的重要指标,单芯片的处理时延要求控制在数个微秒以内。由于数据包的处理/转发时延占了芯片总时延的80%以上,如何提升包处理和转发的效率成了芯片时延的关键。为了满足5G对时延的要求,通常采用的技术包括:

●采用Cut-through方式替代传统的Store-forward方案;

●采用并行处理和串行流水线处理相结合的方案,可以按需对特定流量做特别的超低时延处理;

●避免报文处理过程中产生乱序;

●低延时报文的查表处理尽量避免资源复用,以免产生冲突;

●采用流量管理和队列调度技术,避免因拥塞产生的时延增大;

QQ截图20191009191057.jpg

在高精度时钟方面,5G时代对单芯片时钟精度要求小于1ns,一般在系统层面采用双时钟源(GPS + 地面同步时钟网)。在芯片的实现层面则采用改进的1588方案,比如对时间戳处理下沉(物理层及链路层),降低时戳处理误差,提升时钟精度。

5G是面向万物互联的网络,海量连接数对于芯片来说,不仅意味着物理端口数量和端口带宽的增加,还意味着流量类型、业务复杂度、业务管理粒度等各方面的挑战。这部分的设计一般会涉及以下几个方面:

●采用时分复用的接口逻辑,以资源共享的方式实现不同接口速率、不同接口模式的统一处理;

●采用大容量、大带宽的缓存机制,如采用3D封装的HBM存储方案代替传统的DDR片外缓存方案;

●采用算法实现ACL/LPM等查表方案,代替传统的TCAM方案,以实现更大的容量和更低的功耗;

●采用智能队列管理采用无级调度技术,实现带宽的灵活调度和分配;

QQ截图20191009191107.jpg

5G 承载网不仅需要对带宽例行升级,还引入了新的网络技术和架构。中兴微电子在5G 承载芯片的关键技术上做了大量创新,自研系列化的网络处理器芯片、交换网芯片、以太网交换芯片、OTN Framer芯片,提供大容量、极简、智能的解决方案平台,为5G承载网络带来价值。

0

责任编辑:杨欢庆

【欢迎关注通信产业网官方微信(微信号:通信产业网)】

版权声明:凡来源标注有“通信产业报”或“通信产业网”字样的文章,凡标注有“通信产业网”或者“www.ccidcom.com”字样的图片版权均属通信产业报社,未经书面授权,任何人不得复制、摘编等用于商业用途。如需转载,请注明出处“通信产业网”。

发表评论
合作伙伴
×